RANGKUMAN SISTEM DIGITAL

POKOK BAHASAN I

PENGENALAN GERBANG LOGIKA DASAR

 

1.1  TUJUAN

Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu :

·     Memahami pengoperasian gerbang logika dasar

·     Merancang dasar-dasar rangkaian logika

·     Menjalankan modul rangkaian logika

·     Menerapkan gerbang-gerbang dasar dalam bentuk Rangkaian terintegrasi


1.2  ALAT DAN BAHAN

·     Komputer / Laptop

·     Digital Work

1.3  PEMBAHASAN

         Tampilan Digital Work

 


Dalam lembar kerja diatas terdapat 6 point penting toolbar yang akan dijelaskan dalam gambar berikut :




     

1.     Gerbang AND

Gerbang AND memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Rangkaian AND dinyatakan sebagai Z = A*B atau Z=AB (tanpa symbol).


2.     Gerbang OR

Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilkan hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0.Rangkaian OR dinyatakan sebagai Z = A +B.            

 

                    

3.     Gerbang NOT (Inverter)

Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilka menghasilkahanya 1 Keluaran (Output). Gerbang NOT disebut juga dengan Inverter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Output) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Rangkaian NOT dinyatakan sebagai Z = A 

 


4.     Gerbang NAND (NOT AND)

merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan Keluaran (Output) Logika 1. Rangkaian NAND dinyatakan sebagai Z = A*B.

 


5.     Gerbang NOR (NOT OR)

kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai Logika 0. Rangkaian NOR dinyatakan sebagai Z = A + B.

 


6 .  Gerbang X-OR

X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan (Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil Keluaran Logika 0. Rangkaian X-OR dinyatakan sebagai Z = (A*B) + (A*B) = A + B

 


8.     Gerbang X-NOR (Exclusive NOR) 
Seperti Gerbang X-OR,  Gerban X-NOR juga terdiri dari 2 Masukan(Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output) Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari Gerbang X-OR (Exclusive OR). Rangkaian X-NOR dinyatakan sebagai Z = (A + B) = AB

 

 

POKOK BAHASAN II

PENYEDERHANAAN RANGKAIAN LOGIKA (MENGGUNAKAN METODE K-MAP)

 

 

2.1  TUJUAN 

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :

·       Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean dan tabel         kebenaran yang diketahui.

·       Menggunakan K-map untuk memecahkan persoalan desain rangkaian logika sederhana.

 

 

2.2  ALAT DAN BAHAN

·     Komputer / Laptop

·     Digital Work

 

 

2.3  DASAR TEORI

Peta Karnaugh (KarnaughMap, K-map) dapat digunakan untukmenyederhanakan persamaan logika yang menggunakan paling banyak enam variable. Dalam laporan ini hanya akan dibahas penyederhanaan persamaan logika hingga empat variable. Penggunaan persamaan logika dengan lima atau enam variable disarankan menggunakan program computer.

Peta merupakan gambar suatu daerah. Peta karnaugh menggambarkan daerah logika yang telah di jabarkan pada table kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup semuah logika. Daerah pada Peta Karnaugh dapat tamping tindih antara satu kombinasi variable dengan kombinasi variable yang lain.


 

2.4  PEMBAHASAN

2.4.1      K-Map 2 Variabel

Pada K-Map 2 variabel, variabel yang digunakan yaitu 2. Misalnya variabel A & B.

Catatan :

-       Untuk setiap variabel yang memiliki aksen, maka di dalam tabel ditulis 0.

-       Untuk setiap variabel yang tidak memiliki aksen, maka di dalam tabel ditulis 1.


Contoh : A' (ditulis 0), B (ditulis 1)


Desain/model pemetaan K-Map 2 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis menggunakan desain pemetaan Model 2 seperti berikut : 

Contoh soal :

Sederhanakan persamaan logika berikut dengan K-Map : y = A'B' + AB'

2.4.2      K-Map 3 Variabel

Pada KMap 3 variabel, variabel yang digunakan yaitu 3. Misalnya variabel A, B & C.

Desain pemetaan K-Map 3 variabel dapat dibentuk dengan 4 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut : 

Contoh soal :

Sederhanakan persamaan logika berikut dengan K-Map : 

y = ABC' + ABC + AB'C + AB'C'

2.4.3      K-Map 4 Variabel

Pada KMap 4 variabel, variabel yang digunakan. Misalnya variabel A, B, C & D. Desain pemetaan K-Map 4 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut : 

Contoh soal :

Sederhanakan persamaan logika berikut dengan K-Map : 

y = ABC'D' + ABC'D + ABCD + ABCD' + AB'CD + AB'CD'



POKOK BAHASAN III

MULTILEVEL NAND DAN NOR

 

3.1  TUJUAN:

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :
1.     Mengerti cara meng-implementasikan teorema de Morgan ke bentuk NAND dan NOR
2.     Membuat rangkaian pengganti AND, OR, NOT ke NAND dan NOR dengan persamaan de Morgan
3.     Merubah rangkaian AND, OR, NOT menjadi NAND atau NOR saja secara langsung

 

 

3.2  ALAT DAN BAHAN

·     Komputer / Laptop

·     Digital Work

 

 

3.3  DASAR TEORI

Gerbang NAND dan NOR merupakan gerbang universal, artinya hanya dengan menggunakan jenis gerbang NAND saja atau NOR saja dapat menggantikan fungsi dari 3 gerbang dasar yang lain (AND, OR, NOT). Multilevel, artinya : dengan mengimplementasikan gerbang NAND atau NOR, akan ada banyak level / tingkatan mulai dari sisi input sampai ke sisi output. Keuntungan pemakaian NAND saja atau NOR saja dalam sebuah rangkaian digital adalah dapat mengoptimalkan pemakaian seluruh gerbang yang terdapat dalam sebuah IClogika sehingga kita bisa lebih mengirit biaya dan juga irit tempat karena tidak terlalu banyak IC yang digunakan (padahal tidak semua gerbang yang ada dalam IC tersebut yang digunakan). 

Adapun cara melakukan konversinya dapat kita lakukan dengan dua cara yaitu:

1.     Melalui peneyelesaian persamaan logika/Boolean

2.     Langsung menggunakan gambar padanan

 

3.4  PEMBAHASAN

3.4.1    NAND

Pada gambar di atas dapat kita lihat bahwa rangkaian terdiri dari satu buah gerbang NOT, dua buah gerbang AND dan dua buah gerbang OR. Ini artinya kita harus membeli tiga macam IC yaitu AND, OR dan NOT, tetapi tidak semua gerbang yang ada dalam IC tersebut terpakai dalam rangkaian. Artinya adalah kita sudah melakukan pemubaziran (membuang sia-sia) gerbang lainnya, padahal kita sudah beli dan banyak memakan tempat. Setelah penyederhanaan dengan menggunakan persamaan logika di atas kita dapat membuat rangkaian logika baru dengan gerbang NAND saja yang kalau kita gambarkan rangkaiannya seperti berikut:

Dengan cara di atas terlihat kita hanya menggunakan dua IC NAND untuk mebangun sebuah rangkaian yang berfungsi sama. Ini berarti kita sudah bisa menghemat uang dan tempat.

3.4.2    NOR

Gerbang NOR adalah pengembangan dari gerbang OR. Gerbang ini sebenarnya adalah gerbang OR yang pada outputnya dipasang gerbang NOT.


 

POKOK BAHASAN IV

RANGKAIAN ARTIMATIKA DIGITAL

 

 

4.1  Tujuan

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :

1.     Memahami cara kerja rangkaian half adder dan full adder serta half subtractor dan Boul subtractor

2.     Membuat rangkaian half adder dan full adder serta half subtractor dan boul subtractor dari rangkaian kombinasi gerbang logika dasar

3.     Memahami perbedaan Carry in dengan Carry out terhadap Full Adder serta pengaruh yang ditimbulkannya.

 

 

4.2  Alat dan Bahan

·       Komputer / laptop

·       Digital Work

 

 

4.3  Pembahasan

4.3.1      Adder

Rangkaian Adder (penjumlah) adalah rangkaian elektronika digital yang digunakan untuk menjumlahkan dua buah angka (dalam system bilangan biner). Sementara itu di dalam computer rangkaian adder terdapat pada mikroprosesor dalam blok ALU (Arithmetic Logic Unit) Sistem bilangan yang di gunakan dalam rangkaian adder adalah:

·       Sistem bilangan biner (memiliki base/radix 2)

·       Sistem bilangan octal (memiliki base/radix 8)

·       Sistem bilangan Desimal (memiliki base/radix 10)

·       Sistem bilangan Hexadesimal (memiliki base/radix 16)

Namun, di antara ketiga system tersebut yang paling mendasar adalah system bilangan biner, sementara itu untuk menerapkan nilai negatif, maka digunakanlah system bilangan complement. BCD (binary-coded decimal)

a.     Half Adder

Half Adder adalah suatu rangkaian penjumlah system bilangan biner yang paling sederhama. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu summary out (sum) dan carry out (Carry)

Rangkaian ini merupakan gabungan rangkaian antara 2 gerbang logika dasar yaitu X-OR dan AND. Rangkaian half adder merupakan dasar bilangan biner yang masing masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.

1.     Jika A=0 dan B=0 dijumlahkan, hasilnya S ( Sum ) = 0

2.     Jika A=0 dan B=1 dijumlahkan, hasilnya S ( Sum ) = 1

3.     Jika A=1 dan B=0 dijumlahkan, hasilnya S ( Sum ) = 1

4.     Jika A=1 dan B=1 dijumlahkan, hasilnya S ( Sum ) = 0. Dengan nilai pindahan Cout ( Carry Out ) = 1

Dengan Demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan Cout)

 

b.     Full Adder

Rangkaian Full-Adder pada prinsipnya bekerja seperti half-Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3 : A, B dan Cin, Sementara bagian Output ada 2 : Sum dan Cout, Cin ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya.

Rangkaian Full Adder dapat dibuat dengan menggabung 2 buah Half Adder, Rangkaian ini dapat digunakan untuk penjumlahan sampai 1bit, jika ingin menjumlahkan lebih dari 1bit, dapat menggunakan rangkaian parallel adder yaitu gabungan dari beberapa full adder

 

4.3.2      Subtractor

Merupakan suatu rangkaian pengurangan 2 buah bilangan biner. Jenis jenis rangkaian subtractor yaitu:

a.     Half Subtractor

Rangkaian half subtractor adalah rangkaian subtractor yang paling sederhana. Pada sederhana. Pada dasarnya rangkaian half subtractir adalah rangkaian half adder yang dimodifikasi dengan menambahkan gerbang not. Rangkaian half subtractor dapat dibuat dari sebuah gerbang AND, gerbang X-OR, dan gerbang NOT.

Rangkaian ini mempunyai dua input dan dua output yaitu Sum dan Boroow Out (Bo), Rumus dasar pengurangan pada biner yaitu:

1.     0 – 0 = 0 Borrow 0

2.     0 – 1 = 1 Borrow 1

3.     1 – 0 = 1 Borrow 0

4.     1 – 1 = 0 Borrow 0

 

b.     Full Subtractor

Pada rangkaian full subtractor pin Borrow Out dihubungkan dengan pin Borrow In(Bin) sebelumnya dengan pin Bin dihubungkan dengan pin Bout pada rangkaian berikutnya begitu seterusnya. Sehingga pada rangkaian Full Subtractor mempunyai 3 input dan 2 output.

Rangkaian ini dapat digunakan untuk penjumlahan sampai 1 bit. Jika ingin menjumlahkan lebih dari 1 bit, dapat menggunakan rangkaian parallel subtractor yaitu gabungan dari beberapa full subtractor.


 

POKOK BAHASAN V

ENKODER DAN DEKODER

 

 

5.1  Tujuan

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu :

1.     Mengenal rangkaian encoder dan decoder

2.     Mengenal rangkaian encoder dan decoder dalam bentuk IC

 

 

5.2  Alat dan Bahan

·       Komputer / laptop

·       Digital Work

 

 

5.3  Pembahasan

A.            DECODER

Decoder  merupakan  suatu  rangkaian kombinasional  yang berfungsi untuk mengkodekan kembali  kode pada proses input menjadi data pada outputnya. Decoder juga dapat diartikan sebagai suatu rangkaian digital yang merubah bilangan biner menjadi bilangan decimal dimana Rangkaian logika decoder menerima input-input dalam bentuk biner dan mengaktifkan salah satu outputnya sesuai dengan urutan biner inputnya. Pada dasarnya decoder  merupakan kumpulan gerbang logika AND sehingga dapat digunakan sebagai pembangkit fungsi.

Pada umumnya  Decoder  biasanya memiliki saluran enable. Saluran enable berfungsi untuk mengaktifkan dan menonaktifkan  decoder. Didalam  Decoder Terdapat 2 jenis pengkaktifan yaitu: aktif high dan aktif low. Pada decoder dengan saluran enable aktif high,   jika enable = 0 maka decoder off. Berarti semua saluran output akan bernilai nol. Jika enable = 1 maka decoder on  dan sesuai dengan inputnya, saluran output yang aktif akan  1, dan yang lainnya 0.  


1.       BINARY DECODING

·         Mengkonversi sebuah n-bit code kedalam sebuah 1 (satu) output yang aktif (low/high).

·         Rangkaiannya dapat dibentuk menggunakan AND atau OR gate.

 

        B.      ENCODER

Rangkaian digital yang dapat mengubah bilangan decimal menjadi biner. Encoder melakukan operasi kebalikan dari decoder. Encoder menghasilkan output dalam bentuk bit. Syarat yang harus dipenuhi adalah bahwa input harus berupa word biner yang ekivalen dengan bilangan decimal 2 (1,2,4,6,16,..) sehingga Encoder hanya berguna dalam bentuk priority encoder yang hanya memperoleh prioritas data tertinggi untuk di kodekan.

Suatu decoder atau pendekode adalah system yang menerima kata M bit akanmenetapkan keadaan 1 pada salah satu (dan hanya satu) dari 2m saluran keluaran yang tersedia. Dengan kata lain fungsi suatu decoder adalah mengidentifikasi atau mengenali suatu kode terntu. Proses kebalikannya disebut pengkodean (encoding). Suatu pengkode atau encoder memiliki sejumlah masukan, dan pada saat tertemtu hanya salah satu dari masukan masukan itu yang berada pada keluaran 1 dan sebagai akibatnya suatu kode Nbit akan dihasilkan sesuai dengan masukan khusus yang dieksitasi.


  BINARY ENCODING

·         Mengkonversi 2n input  dan dikeluarkan kedalam bentukn bit output;

·         Banyakdigunakanuntukkompresidata;

·         DapatdibangunmenggunakanAND atauOR Gate;

·         Jumlah masukan (input) >  Jumlah Keluaran (Output); 

INPUT

OUTPUT





A

B

Y1

Y2

Y3

Y4

0

0

1

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

1

1

0

0

0

1

 


 

POKOK BAHASAN VI

MULTIPLEKSER DAN DEMULTIPLEKSER

 

 

6.1  Tujuan

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu:

1.     Mengenal rangkaian encoder dan decoder

2.     Mengenal rangkaian encoder dan decoder dalam bentuk IC

 

 

6.2  Alat dan Bahan

·       Digital Work

·       Komputer / Laptop

 

 

6.3  Pembahasan

                 Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan hanya mempunyai satu output. Dengan menggunakan selektor, dapat dipilih salah satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa multiplexer ini mempunyai n-input, m-selector, dan 1 output. Biasanya jumlah inputnya adalah 2m selektornya. Adapun macam dari multiplexer ini adalah sebagai berikut: Multiplexer 4x1 atau 4 to 1 multiplexer Multiplexer 8x1 atau 8 to 1 multiplexer Multiplexer 16x1 atau 16 to 1 mulltiplexer dsb Tabel 2.1 Tabel Kebenaran Multiplexer Gambar 2.1 Rangkaian Multipexer Multiplexer atau selektor data adalah suatu rangkaian logika yang menerima input data dan untuk suatu saat tertentu hanya mengijinkan satu dari data input tersebut untuk lewat mencapai output. Jalan yang akan ditempuh dari input data yang diinginkan ke output dikontrol oleh input input SELECT (kadang kadang disebut input input ADDRESS).Di bawah ini merupakan gambar diagram dasar multiplexer. 5


                    Diagram Dasar Multiplexer Multiplexer bekerja seperti sebuah saklar (switch) multi posisi yang dikontrol secara digital, dimana kode digital yang diberikan ke input - input SELECT mengontrol input - input data mana yang di switch ke output. misalnya, pada multiplexer dua input, output z akan sama dengan input data Io untuk kode input SELECT berlogik 1, Z akan sama dengan I1 untuk kode input SELECT berlogik 0. Dengan kata lain multiplexer memiilih 1 dari N data input dan menyalurkan data yang terpilih ke suatu chanel output tunggal. 2.1 Demultiplexer Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input data dan mendistribusikan input tersebut ke beberapa output yang tersedia. Kendali pada demultiplekser akan memilih saklar mana yang akan dihubungkan. Pemilihan keluarannya dilakukan melalui masukan penyeleksi. Seleksi data-data input dilakukan oleh selector line, yang juga merupakan input dari demultiplekser tersebut


                    Demultiplxer atau dapat disingkat Demux merupakan suatu rangkaian elektronika yang mempunyai output dua atau lebih dan hanya mempunyai satu input (jumlah input dapat bergantung dari jumlah keluarannya), didalam multiplexer terdapat suatu pemilih keluaran/outputnya, jadi demultiplexer merupakan rangkaian yang dapat dipilih outputnya untuk meneruskan data dari inputnya. Berkebalikan dari multiplexer yang dapat dipilih intputnya, demultiplexer ini yang dipilih adalah outputnya. Untuk lebih mudahnya dapat dilihat gambar dibawah ini : Demultiplexer Dalam gambar tersebut data dimasukan dari inputnya kemudian pemilih sel akan memilih salah satu output dari Q0 dan Q1 untuk meneruskan datanya. Dan apabila diaplikasikan kedalam gerbang logika, Demultiplexer dapat diimplementasikan sebagai berikut : Demultiplexer Dengan Gerbang Logika Dengan menggunakan gerbang logika and dan not, secara sederhana Demultiplexer dapat diimplementasikan sebagai rangkaian pemilih output. Sehingga apabila pemilih berlogika 1 maka I1 akan menjadi output dari demultiplexer, tetapi bila pemilih berlogika 0 maka Io yang akan menjadi input dan meneruskan data ke Outputnya. Sama seperti multiplexer, rangkaian demultiplexer dapat digunakan untuk memilih banyak keluaran(lebih dari dua output dalam output berjumlah 2 n.) 7

                    Demultiplexer 4 keluaran ini akan mengeluarkan data yang sesuai ketika pemilih menunjuk keluaran yang dituju, sebagai contoh pemilih menunjuk keluaran F0 dengan memasukkan logika 00 pada pemilih, sehingga keluaran yang akan mengeluarkan data hanyalah output F0, apabila Input berlogika 1 maka keluaran F0 juga berlogika 1 dan juga sebaliknya, walaupun pada masukan/input dimasukkan data tetapi keluaran lain tidak akan mengeluarkan data seperti output F0 dan hanya akan berlogika 0 walaupun input berlogika 1. Dalam dunia komunikasi Multiplexer dan Demultiplexer dapat mempermudah memindahkan sinyal satu ke sinyal yang lainnya atau dapat bermanfaat menyalurkan sinyal pada jalur tertentu kedalam tujuan yang telah ditentukan walaupun komunikasi tersebut hanya memiliki jalur tunggal, dan apabila diimplemetasikan kedalam gerbang logika maka hasilnya sebagai berikut : Penggabungan Multiplexer dengan Demultiplexer 8.




    umsida.ac.id 

    fst.umsida.ac.id

Komentar